| Título: | Memory disambiguation hardware: a review |
| Autores: |
Castro, Fernando Chaver, Daniel Piñuel, Luis Prieto, Manuel Tirado, Francisco |
| Fecha: |
2009-04-13 2008 |
| Publicador: | Unversidad Nacional de La Plata |
| Fuente: |
 |
| Tipo: |
Articulo Articulo |
| Tema: |
LSQ; memory disambiguation; energy-efficiency; filtering; hardware simplification Ciencias Informáticas Hardware Aplicación informática |
| Descripción: | One of the main challenges of modern processor designs is the implementation of scalable and efficient mechanisms to detect memory access order violations as a result of out-of-order execution. Conventional structures performing this task are complex, inefficient and power-hungry. This fact has generated a large body of work on optimizing address-based memory disambiguation logic, namely the load-store queue. In this paper we review the most significant proposals in this research field, focusing on our own contributions. |
| Idioma: | Inglés |
1 Ajuste de las variables que gobiernan los modelos de comportamiento de HDM-4 para vías no pavimentadas de la región de Antofagasta (Chile) por Rojas Cazaluade, Oscar Orlando | 6 Alternativas para el fraccionamiento de un Parque Industrial por Borrego, Juan Antonio |
2 La Agrimensura como base de investigaciones arqueológicas por Alfageme, Marcelo O.,Papagni, Jorge H. | 7 La propiedad horizontal por López, María Inés |
3 Anteproyecto de saneamiento y loteo por Antolín, Ricardo Gabriel,Williams, Enrique Oliver | 8 Laguna "San Antonio" por Milone, Ricardo Raúl |
4 Balneario Municipal de la ciudad de Diamante por Battistessa, Gustavo J.,Palomeque, José F. | 9 Estudio catastral de tierras en el partido de San Fernando por Miquelarena, Carlos Alberto |
5 | 10 |