| Título: | Estudio de la Lógica Ternaria y de la estructura de circuito de Lógica Simétrica Suplementaria (SUS-LOC) |
| Autores: | Morales Naranjo, Marwin Estuardo |
| Fecha: |
2013-01-31 2013-01-31 2005-05 |
| Publicador: | Escuela Politécnica Nacional |
| Fuente: |
 |
| Tipo: | Thesis |
| Tema: |
CIRCUITOS LÓGICOS LÓGICA DIGITAL |
| Descripción: |
Se presenta una introducción sobre la lógica ternaria, a continuación se estudian las funciones ternarias scrambler/descrambler que se pueden aplicar en telecomunicaciones para la transmisión de datos, los mismos que se envían sobre fibra óptica, cable, radio, etc. Luego se detallan aspectos para desarrollar aplicaciones, por lo que es necesario contar con circuitos que permitan manipular tres estados lógicos, de allí que se plantea una estructura de circuito que brinda las mejores ventajas de diseño y fabricación de circuitos, que son comparables a las ventajas que ofrece la tecnología CMOS para circuitos lógicos binarios. Así, con los circuitos básicos de la estructura de circuito SUS-LOC y utilizando lógica combinacional se pueden realizar circuitos aritméticos (sumadores y multiplicadores), memorias, multiplexores, conversores A/D, etc. Pazmiño Sandoval, José Antonio |
| Idioma: | Español |