| Título: | Diseño e implementación de un sistema de adquisición, compresión y almacenamiento de imágenes empleando VHDL y FPGAs |
| Autores: |
Jiménez Espinosa, Pablo Xavier Bernal Carrillo, Iván |
| Fecha: |
2011-04-07 2011-04-07 2010-11 |
| Publicador: | Escuela Politécnica Nacional |
| Fuente: |
 |
| Tipo: | Article |
| Tema: |
VHDL ALMACENAMIENTO DIGITAL DE IMÁGENES |
| Descripción: | Los FPGAs actuales han sufrido cambios drásticos desde su aparición a mediados de la década de los ochenta, de simples sistemas de lógica de acoplamiento a verdaderos sistemas en chip (SoC), con sistemas de millones de compuertas, capaces de albergar bloques lógicos que pueden implementar casi cualquier función lógica, así como bloques embebidos de microprocesadores, DSPs, e interfaces de entrada/salida de muy alta velocidad, haciendo que estos dispositivos sean aptos para casi cualquier aplicación. El presente trabajo pretende demostrar el potencial que poseen los FPGAs actuales y el lenguaje de descripción de hardware VHDL, para sintetizar a nivel de hardware algoritmos complejos, como lo es el esquema de codificación Baseline del estándar JPEG para la compresión de imágenes, mediante el uso de los estilos descriptivos que posee el lenguaje VHDL. Para ello se utiliza el módulo de desarrollo Spartan-3A Starter Kit Board, que posee un FPGA XC3S700A de la Familia Spartan-3A de Xilinx y la herramienta de desarrollo ISE Foundation 10.1. El sistema diseñado admite los datos de una imagen monocromática de 160x120 pixeles sin comprimir, y devuelve los datos de la imagen comprimida con el formato de archivo JFIF para imágenes. Además se emplea una interfaz gráfica de usuaria, desarrollada con el entorno de programación gráfica GUIDE de Matlab, para la interacción con el sistema diseñado y la visualización de resultados. |
| Idioma: | Español |